システムデザイン研究科

電子情報システム工学域

三浦 幸也

最終更新日:2019/02/28

高信頼性VLSIの設計と検査

VLSI、設計、検査(テスト)、故障、CAD、高信頼化、ディジタル、アナログ、ディペンダブル

  • 三浦 幸也

  • Yukiya Miura

研究概要 立上がり、立下がりの両エッジ(デュアルエッジ)を利用

 一言で言えば、VLSI(超大規模集積回路)の製造工程の最後に必ず実施される品質検査のための技術を研究する分野に携わっている。集積回路の大規模化、微細化などに伴い、検査には非常に多くの時間と費用がかかるようになり、二十数年前から“テスト容易化設計”という手法を用いて、VLSIの回路レベルの設計段階から後々の検査を効率的に実施可能にする手法が使われている。したがって検査技術の研究といっても、回路設計技術までを含んでいる。
 現在、力を入れているのはノイズ対策を考慮した設計技術の研究である。宇宙から降ってくるアルファー線や中性子線はVLSI内の配線にぶつかって一時的なノイズを生み、誤作動をさせる。現在のVLSIは低電圧化され、同じノイズでも誤作動への影響度が大きくなっている。このため2011年、ノイズ発生時にもVLSI内部のフリップフロップ(FF)という回路が誤作動しない「デュアルエッジトリガFF」(DET-FF)技術を開発し、特許出願をした。
 この技術は、クロック信号のエッジ(信号が0⇒1、1⇒0と切り替わる時)に同期してデータを取り込むエッジトリガタイプのFFが対象となる。 誤動作は、データを取り込むエッジのタイミングでノイズが発生したときに、ノイズを正しい値だと誤って取り込んでしまうことで起きる。これを解決するため、立上がりエッジ(0⇒1)、立下がりエッジ(1⇒0)の両方のエッジでデータを取り込んで同じ値ならば正しいデータとし、違う値ならばノイズが一方に発生していると判断する手法だ。これはデータ信号線上のノイズ対策だが、クロック信号線上のノイズを防止する技術も2通り開発してすでに特許出願し公開されている。
 検査技術は今後もなくてはならない技術である。当然、技術進歩も必要。現在、日本の半導体産業界は海外勢にやや押されており、検査コストの投資も厳しくなっていると聞く。そういう意味では、まさに産学連携を促進し、大学の技術を活用してみてはどうだろうか。企業規模は気にすることなく、相談をしてみてほしい。

最近のトピックス

今後の展望 製品製造と直結した技術、広く貢献できる

 品質検査技術は、製品製造と直結した技術であり、よい研究成果を出すには、企業とより密着した研究活動が課題となる。半導体だけではなく、医療関係とか交通安全システムなど、非常に高い信頼性を必要とする製品を開発している企業に対しても、我々の技術は広く貢献できるのではないかと考えている。

デュアルエッジトリガFF (DET-FF) デュアルエッジトリガFF (DET-FF)
産業界や自治体の課題のうちで、適用可能な例 VLSI の品質検査対策、VLSIの回路設計、高信頼性を必要とする機器・システムの検査、設計等

印刷用はこちら